【速報】AMD Zen 6が半導体業界を震撼させる！革新的D2D相互接続技術「Sea-of-Wires」でIntelとNVIDIAに挑む、その深層とは？
プロセッサーの進化は日進月歩で進むものの、それを支えるメモリの性能が追いつかないという「メモリボトルネック」は、コンピューティング業界の長年の課題でした。しかし、この永遠の課題に対し、AMDが独創的な回答を示しました。2025年9月28日、YouTuberの「ハイエンド」によって発見されたAMDの次世代技術は、プロセッサーの根幹をなすチップレット間通信を根本から変革するものでした。Zen 6で採用される新しいD2D（ダイ・ツー・ダイ）インターコネクト技術は、「Sea-of-Wires」と呼ばれる革新的な並列配線方式を採用。これは単なる技術的進化ではなく、半導体設計の哲学そのものを変えるパラダイムシフトと言えるでしょう。
AMDは2019年以前から現在までSerDes技術を使い続けてきましたが、この6年間の蓄積された経験とデータが今回の大転換を可能にしました。興味深いことに、この技術はすでに2025年のStrix Halo APUに実装されており、ASUS Flow Z1にも搭載され、その効果は実証済みです。
SerDes時代の終焉：電力効率と遅延の限界
現行のAMDプロセッサーにおけるSerDes（シリアライザー/デシリアライザー）技術は、CCDエッジに配置されたPHYを通じて高速シリアルレーンでダイ間通信を実現しています。数百本の銅線を直接チップ間に配線することが従来の基盤技術では現実的ではなかったため採用されたこの方式ですが、根本的な問題を内在していました。
第一の問題は電力効率の悪さです。シリアル化と逆シリアル化のプロセスには、クロックリカバリー、信号の均等化、エンコード/デコード処理が必要となり、これらのオーバーヘッドはデータ転送量が増えるほど顕著になります。特に高速動作時には信号品質を維持するための補正処理が増加し、消費電力は指数関数的に増大します。SerDes 5だけで数から10数Wの電力を消費することも珍しくありません。
第二の問題は遅延です。データ変換には複数のクロックサイクルが必要で、往復で数ナノ秒の遅延が生じます。これはCPUのクロックサイクルに換算すると数から100サイクル以上に相当し、メモリアクセスやキャッシュコヒーレンシの維持において性能のボトルネックとなります。
第三の問題はスケーラビリティの限界です。NPUやより強力なGPUなど新しい処理ユニットが追加されるたびに、より高い帯域幅と低遅延が要求されますが、SerDes方式では帯域幅を増やすためにはレーン数を増やすか動作周波数を上げる必要があるが、いずれも電力消費と発熱の増加を招きます。2025年現在、この限界は明確になっています。
並列配線革命：Sea-of-Wiresの仕組みと電力効率の劇的改善
AMDが実装した新技術は、TSMCのInFO（Integrated Fan-Out）とRDL（再配線層）を組み合わせた画期的なものです。この技術の核心は、シリアル通信を完全に排除し、純粋な並列通信に回帰したことにあります。InFO-OS技術では、ダイの直下にRDLで形成された多層配線層を配置します。このRDLは従来の有機基盤よりもはるかに微細な配線が可能で、配線密度は10倍以上に達し、数千本もの並列信号線を限られた面積内に配置することを可能にしました。
技術的な実装において特筆すべきは、ダイ間の物理的な距離の短縮です。従来のSerDes方式ではCCDとIOダイの間に数cmの距離がありましたが、新方式では数mmにまで短縮されています。信号伝達速度は光速の約1/3であるため、この距離の短縮だけで数ナノ秒の遅延削減が実現されます。電力効率の改善も劇的で、シリアル化/逆シリアル化が不要になったことでデータ転送にかかる電力は大幅に削減されると期待されます。同じ帯域幅を実現するのに必要な電力が大幅に大幅に減少したとの報告もあり、モバイル向けプロセッサーにとって特に重要な改善です。
製造技術の革新と競合との比較：IntelとNVIDIAへの挑戦
Zen 6の製造にはTSMCの最先端プロセスが採用され、CCDには2nmプロセス、IOダイには3nmプロセスが使用される予定です。2nmプロセスの採用によりトランジスタ密度は3nmプロセスと比較して約15%向上し、CCDあたりのコア数が8から12に50%増加します。この密度向上は、キャッシュ容量の増加やより高度な分岐予測機の実装も可能にします。
IntelとNVIDIAも独自のインターコネクト技術を開発していますが、AMDの新方式は独自の優位性を持ちます。IntelのEMIBは高密度配線を実現するものの製造コストが高く設計の柔軟性に制限があり、NVIDIAのNVLinkやNVHBIは途方もない帯域幅を実現するものの、主にAI/HPC向けの特化型設計です。AMDの新方式の優位性は、TSMCの標準的な製造プロセスの一部であるInFO-OS/RDLを活用できるため、特別な設備投資が不要で、設計の柔軟性も高く、コスト面でも優位性があります。
AIの所感
AMDの次世代D2D相互接続技術「Sea-of-Wires」は、半導体業界におけるチップレット間通信のあり方を根本から変革する、まさにパラダイムシフトと言えるでしょう。長年の課題であったSerDes方式の電力効率の悪さ、遅延、スケーラビリティの限界を克服し、純粋な並列通信に回帰することで、プロセッサーの性能を飛躍的に向上させる可能性を秘めています。この技術は、AIやビッグデータ処理が加速する現代において、コンピューティングのボトルネックを解消し、次世代の高性能コンピューティング、データセンター、そしてAPU分野に大きな影響を与えることが予想されます。特に、既存の製造インフラを活用し、コスト面でも優位性を持つAMDのアプローチは、IntelやNVIDIAといった競合他社に対し、強力な挑戦状を叩きつけるものとなるでしょう。この「Sea-of-Wires」が、半導体の歴史に新たな章を書き加え、私たちのデジタル社会の未来をどのように形作っていくのか、その動向から目が離せません。