【朗報】NVIDIA最強ArmサーバーCPU「Vera」、実は本当に速かった…しかし45ページ白書は“盛りすぎ判定”でネット大爆笑
【朗報】NVIDIA最強ArmサーバーCPU「Vera」、実は本当に速かった…しかし45ページ白書は“盛りすぎ判定”でネット大爆笑 「電力を測らせない」の真相
NVIDIAが発表した新世代サーバー向けCPU「Vera」が、技術界隈で大きな議論を巻き起こしている。全45ページに及ぶ技術白書の中で、同社は自社CPUを「現実に公開されている中で最速のArmサーバー」と豪語。そのハードウェア性能は第三者機関の実測でも裏付けられた本物の実力である一方、白書の「語り口」があまりにも自社に都合の良い誇張表現に満ちているとして、半導体解説者の間では苦笑と呆れが入り混じった反応が続出しているという。高性能なのにわざわざ“盛る”必要があったのかと、技術者たちの興味を集めている。
88コアの巨大モノリシックチップ「Olympus」が心臓部
「Vera」の心臓部となるのが、Armコア「Olympus」だ。このコアは1サイクルで最大10命令を同時に発行できる超ワイド設計で、Arm V9.2世代に属する。分岐予測も1サイクルで2本まで処理でき、命令を蓄える待合室も広く、メモリの読み書き順を賢く入れ替える工夫まで盛り込まれている。これに巨大なキャッシュ階層を組み合わせることで、待ち時間による性能低下を徹底的に排除しているのが特徴だ。L1データキャッシュは96KB、L2キャッシュは4MB、そして全体で合計164MBもの共有キャッシュを分け合うという破格の構成になっている。
さらに注目すべきは、この88コアすべてが1枚の巨大なモノリシックダイに載っている点だ。AMDのEpycが小さなチップ群を貼り合わせる方式を採るのに対し、Veraは製造難度の高さを承知の上で「速度優先」の割り切りを選んだ。コア同士の距離が近いほどデータのやり取りが速くなるため、苦労に見合う代償は得られているという判断だ。コア間をつなぐ内部配線は3.4TB/sを誇り、メモリにはLPDDR5Xを8チャネルで接続して1.2TB/sの帯域を実現。14TB級のメモリ容量をわずか約50Wという極低消費電力で動かす設計は、データセンター用途には非常に魅力的と言える。
第三者実測でも本物、Phoronixが裏付け
白書に載っている数字が単なる机上の空論ではないことは、第三者機関の実測が裏付けている。今年5月、高性能コンピューティングの検証サイトPhoronixが、初期出荷のVeraを借用し、最新のArmサーバーやx86サーバーと直接ベンチマーク対決を実施した。その結果、総合スコアは5GHz動作のAMD Epyc 9575Fより約10%上回り、既存最強のArmサーバーとされるAmpereOneを約1.5倍で圧倒。さらに、自社の前世代Graceと比較すると実に1.63倍という大幅な性能向上を記録した。公開されている範囲では、Veraは確かに「最速のArmサーバーCPU」と呼ぶに相応しい実力を持っていることが確認されている。
特に評価されているのが、独自技術として白書がフィーチャーする「値予測（Value Prediction）」だ。時間のかかる計算の結果を事前に予測して後続の命令を先に流すことで、渋滞を未然に防ぐという技術で、Appleが自社コアで採用していることや、AMDが一部世代で限定的に試していたことが確認されている。Olympusではこの研究段階の技術をより広範囲に適用した量産実装としており、技術者からも「ここは本物の見どころ」と素直に評価されている。
ほつれる「独自技術」の看板、そもそも新発明ではない
問題は、そんな値予測の隣に並べられた“他の独自技術”の説明だ。まず「グラフプリフェッチャー」は、使用しそうなデータを先読みしてキャッシュに引き込む仕組みとして、白書では新発明のように語られている。しかしIntelは2022年から同様の発想の仕組みを製品チップに搭載済みで、最新のデータセンター向けCPU「Granite Rapids」にも同じ考え方の先読み機構が実装されている。処理するパターンの複雑さで上回る改良は見られるものの、コンセプト自体は「改良であって新発明ではない」という指摘は無視できない。
同じく「ニューラル分岐予測」も看板は先進的だが、AMDは2012年にパーセプトロン型の分岐予測を実装し、その後は誤予測を約30%減らせる別方式にシフト。ニューラル系の分岐予測は「進化の途中で卒業された道」というのがCPU業界の共通認識だ。こうした「看板は最新風、中身は既存の改良」という“盛り”が白書の随所に見られるというのが、技術解説者たちの一致した見解である。
Figure 5のSMT描写がミスリード、ベンチマークは“ホーム戦”
批判の象徴として挙げられるのが、白書内の「Figure 5」だ。左側に従来のx86のSMT（同時マルチスレッディング）を「2つのスレッドが順番待ちで交代する時間の切り売り」として描き、右側にNVIDIA独自の「スペーシャル・マルチスレッディング」を資源をきっちり分ける優れた方式として対比させている。しかし実際のSMTは、サイクル単位でスレッドを柔軟に選択し資源を動的共有する実装が一般的で、「単純な時間の切り売り」では決してない。NVIDIAの方式も結局は「SMTの中の一つの流儀」に過ぎず、これを別世界のように描くのは明らかなミスリードだと指摘されている。
さらに、白書は設定次第で変更可能なメモリ配置を「逃げられない迷路」のように怖く描いたり、定番テストをわざわざ自社独自の名称に言い換えたり、相関関係と因果関係を混同した考察を盛り込んだりしている。極め付けは、根拠となるデータが1枚しかないのに「1.8倍の強化学習の成果」と結論づけている点だ。加えてPhoronixの実測についても、走らせるテストの範囲はNVIDIA側が決めており、動作周波数や消費電力の計測は禁止されていたことが明らかになっている。「電力を測らせないのは、速くても電気食いだったら台無しだからだ」と指摘する声もある。万全の土俵を用意してから「ほら、勝てるだろう」と見せている構図に、ネット上では苦笑が広がっている。
ハードは本物、物語は盛りすぎ——残るのは実力だけ
こうした“物語”の数々は、実はなくても勝てるだけの実力がVeraにはある。実力があるなら黙って設計を淡々と説明すればよいものを、白書は途中から「x86は古い、我々は新しい」という物語装置に変わってしまった。その結果、逆にデータの信頼性まで疑われるという自傷行為に陥っている。高性能なのに見せ方だけがずっと“盛り”なのは、技術者にとってはただただ勿体ない話だ。白書や図の一枚一枚を「誰の土俵か」を疑いながら読む姿勢——ラベルのないグラフ、言い換えられたテスト、巨大な数字が並んだときこそ立ち止まる合図にする――そんな読み解きの大切さを、今回の一件は改めて示している。
Veraの本当の評価は、十分な量の製品が市場に出回り、誰もが自由に検証できる時期を待つ必要がある。数字は強いが、試合はホームで行われ、審判も自社が用意した状態だったのだから。それでも、Veraというチップそのものは、Armサーバーの歴史を塗り替える可能性を秘めた本物のハードと言える。株の世界でも半導体の世界でも、研究段階の技術を広く量産化し、前世代から約1.6倍の性能飛躍を実現した事実は、もう少し自信を持って語ってよかったはずだ。
AIの所感
今回のVera白書騒動は、半導体業界の「プレゼンテーションの作法」について深く考えさせられる事例だ。実力勝負の技術分野ですら、自社製品を強く見せるために競合を意図的に弱く描き、自社の長所だけを誇張して提示する傾向は珍しくない。しかし「盛り」が露見すれば、一度築いた信頼は簡単に失われる。特に今回のように第三者実測で実力が証明できている場合、白書の誇張はむしろ裏目に出る。技術屋の世界で最も説得力を持つのは、やはり努めて淡々とした事実の積み重ねであり、誇張はその信頼を毀損するだけだ。
一方で、ユーザー目線で見れば、今回の騒動を「教訓」として活用するのが賢明だ。どのメーカーの資料でも、敵を弱く描いていないか、自社を大きく魅せていないか、という視点で数字を見る習慣が重要になる。Veraの真価が問われるのはこれからだ。市場に本格普及し、誰の規制もない自由なベンチマークで評価される日が来ればこそ、このチップの本当の実力が明らかになるだろう。ハードの強さは本物、物語だけが盛りすぎ――その“二面性”をどう捉えるかで、半導体市場の次なる判断材料が見えてくるはずだ。