【悲報】Intel、汗の量がヤバい……AMD「Zen 6」全詳細公開。1チップレット12コア、合計256コアという"数学の暴力"

2026/11/12

【悲報】Intel、汗の量がヤバい……AMD「Zen 6」全詳細公開。1チップレット12コア、合計256コアという"数学の暴力"

「コア数は増やせばいいというものではない」──そう語っていたのは、もう何世代も前の話らしい。AMDが次世代サーバーCPU「EPYC Venice（ベニス）」に採用されるZen 6／Zen 6cアーキテクチャの技術資料を公開し、その中身を見た業界がざわついている。共有キャッシュを担うチップレット「CCD」1個あたりのコア数が8から12へ、密度特化のZen 6cではついに32へ。それを8基積めば、CPU1個で最大256コア。IPC（クロックあたり実行性能）はサーバーワークロードで平均27%向上という数字も示された。半導体業界の競争軸が「周波数の勝負」から「面に対するコアの密度の勝負」へ完全に移行したことを示す、宣告書のような資料だった。

CCDの進化が全ての起点になる──8コア→12コア、L3は32MB→48MB

Zen 6を理解する鍵は、まず「CCD（Core Complex Die）」という構造を押さえることにある。AMDのCPUは、複数の小さなチップ（チップレット）を1パッケージに並べる設計を採っており、その中心的な存在が計算コアを収めたCCDだ。従来のZen 4／Zen 5では1CCDあたり8コアが基本で、共有L3キャッシュは32MBだった。Zen 6ではこれが12コア・48MBへ拡大し、CCDあたりのコア数は50%増となる。1パッケージに8つのCCDを実装できるため、標準的なZen 6構成だけで最大96コアに到達する。

さらに特筆すべきは、密度特化モデルのZen 6cだ。Zen 5cでは1CCDあたり16コアだったが、Zen 6cではCCDあたり最大32コアへと倍増。L3キャッシュも32MBから128MBへ、4倍の大幅拡張を受けている。注目したいのは、Zen 6とZen 6cのどちらにおいても1コアあたり4MBのL3キャッシュが確保されている点だ。Zen 5cでは1コアあたり2MBだったから、コア密度を倍にしながら、コアあたりのキャッシュも同時に1.5倍へ増やしている計算になる。「密度を上げると1コアあたりが薄くなる」というトレードオフを、あえて両方とも太らせる設計で跳ね返してきた形だ。

コアの外側も総取り換え──命令処理の"回廊"が一斉に拡幅

コア数を増やしても、命令をさばき切る配管が細いままでは宝の持ち腐れになる。Zen 6では、コアの内側と外側の両方が抜本的に拡幅されている。命令の先読みと実行管理を担うROB（リオーダーバッファ）は448エントリーから640エントリーへ約43%拡大。物理レジスタファイルは240から352へ、オペレーションキャッシュは6Kから6.75Kエントリーへ、命令供給幅は12から18へ、ロードキューは64から80へ、ストアキューは96から128へ──主要なバッファとスケジューラが例外なく大型化している。

これらの意味を噛み砕けば、「一度に複数の命令を掴んで、バラバラの順番で実行し、矛盾なく結果をまとめる能力」の総量が一段階引き上げられたということだ。現代のCPU性能はコア数より、こうした「実行リソースの厚み」で決まる部分が大きい。Zen 5の設計思想を継承しつつ、あらゆる寸法を太らせた──それがZen 6の正体である。

AI推論を明確に見据えた命令セット強化

もう一つの柱がAIワークロードへの布陣だ。Zen 6はAVX-512のFP16演算をフルサポートしたうえで、ビット行列乗算を行う新命令「Bit Matrix Multiply」を追加。AI推論で幅広く使われる8bit整数演算「VNNI-INT8」の実行パイプは、従来の2本から4本へ倍増している。クラウドデータセンターではGPUとCPUの境界が揺らぎ始めており、CPU側で軽い推論をさばけることがそのままTCO（総所有コスト）の差になる。サーバーCPUの主戦場が「汎用計算」から「AIの荷受け」へ移りつつあるなか、AMDは命令セットの段階でその結論を打ち出している。

IPC平均27%向上──ただし"素直に喜べない注釈"もある

AMDが示した性能指標は、特定のサーバーワークロードでZen 5比平均27%のIPC向上。内訳はエンタープライズ／クラウド系で約20%、AI関連で約31%とされている。ただしこの比較は特殊な構成条件のもとで行われたものであり、デスクトップCPUやゲームで同じ伸び率が得られる保証はない。サーバー用途に最適化された条件下の"上限に近い数字"であり、家庭用Ryzenの体感性能をそのまま約束するものではない点は、冷静に読み分ける必要がある。

プラットフォームごと世代交代──5.3GHz、DDR5 MRDIMM 12800、PCIe 6.0

EPYC Venice世代はCPU単体ではなく、プラットフォーム全体のスペックも踏み込んでいる。動作周波数は最大5.3GHz、メモリはDDR5のMRDIMM 12800MT/sに対応し、I/OはPCIe 6.0へ世代交代する。コア数の桁が増えるほどデータを供給する側の帯域がボトルネックになるため、メモリとI/Oの強化は256コアを実現するための不可欠な条件だ。計算・供給・出力の三点セットで初めて「256コアが使える機械」が完成する。

見えない本丸はここだ──Ryzen 24コアと"12コア×144MB"のX3D

最も多くのユーザーをドキつかせるのは、この構造がそのまま民生用Ryzenへ波及する可能性だ。従来のRyzenは8コアCCDを積み合わせる設計だったため、ハイエンドでも16コアが一つの目安だった。しかし1CCDで12コアが実現すれば、2CCDで24コアという構成が現実味を帯びてくる。さらに見逃せないのがX3Dシリーズだ。EPYC Veniceは標準L3の48MBに3D V-Cacheの96MBを重ねて合計144MBのL3キャッシュを搭載するとされ、この構成がRyzen X3Dへ展開されれば「12コア・合計144MB」という前代未聞のゲーミングCPUが出現することになる。しかも12コアが単一CCDに収まるため、キャッシュとコア間の通信距離が短く、ゲームのフレーム時間のようなシビアな性能ではこの上なく有利だ。

ネットの反応

Zen 6と6cが同じ命令セットに対応というところに未来を感じる。Eコアじゃ対応できない命令をPコアに振り直さなくちゃいけないIntelより高効率になりそう。L2・L3キャッシュが1.5倍というのもゲーム他での性能向上に期待できる。12コア24スレッドなら270K Plusよりマルチ性能も上になりそうだし。EPYCで5.4GHzならRyzenにPBO効かせたら6GHzが見えてきそう。夢しかない

AIの所感

Zen 6の資料を読んで印象的なのは、派手なIPCの数値よりも「1コアあたり4MBのL3を標準と密度、両方の版で確保した」という地味だが強引な設計判断だ。コア密度を上げれば1コアあたりの資源を削るのが定石だった時代に、キャッシュも実行リソースも両方太らせる方向へ舵を切ったのは、キャッシュ容量とAI推論の厚みこそが次世代の性能を決める、という明確な信念の表れだろう。サーバー向け256コアは多くの個人ユーザーには遠い数字だが、このアーキテクチャの果実が「12コアに144MBのキャッシュを積んだRyzen X3D」という形で桌面上に降ってきたとき、静かに汗をかくのは競合のほうだ。数字の発表はもう始まっている。本当の勝負は、この設計が何ワットで動くのか、そしていくらで売られるのかが明かされたときに決着する。

-パソコン